FPGA で PSK31 （DE0 Nano 編 送信 その４）

　自作 NCO の動作確認をしてみました。

１） Modulo = 9 / Step = 2 と Modulo = 11 / Step = 3 での動作確認
　まずはいろいろな周波数が作れる事の確認として、上記の条件で試してみました。

ちゃんと 9 カウントで 2 パルスと、11 カウントで 3 パルスが出ています。

２） Modulo = 50,000,000 / Step = 1,000 での動作確認
　50MHz のクロックです。


　1kHz のクロックです。


　1kHz の周期です。


　内部のカウントの様子


３） PSK 波形の作成
　前に作ってあった PSK の送信信号発生回路に今回の NCO を組み込んでみました。

上から２段目がデータ送信回路のクロックです。 これで送信データを読みだし、位相の反転を行います。

下から２段目が位相を反転するかどうかの判断フラグです。


位相切り替えのタイミングです。

クロックに合わせて送信データが読みだされますが、位相反転のフラグは前の状態でサンプリングされる為、データの変化は遅れます。 後で送信データパタンと波形の一致を確認して見るつもりです。

あとこの信号を FIR フィルタで帯域制限すれば PSK 信号の完成です。
FIR フィルタは Altera Qsys に付属の IP を使ってみる予定です。 さて、フィルタ特性はどうすれば良いか考えなければ。